晶振內(nèi)部結(jié)構比較復雜,如果在連接不妥當或者布線錯誤,就會影響到晶振不起振,從而導致產(chǎn)品不能使用。因此,讀懂晶振電路PCB布線流程非常重要,如果您現(xiàn)在還不了解,那就趕緊來看看吧!
(一)5個要點搞定晶振電路PCB布線
1、位置要選對:晶振內(nèi)部是石英晶體,如果不慎掉落或受不明撞擊,石英晶體易斷裂破損,所以晶振的放置遠離板邊,靠近MCU的位置布局。
2、兩靠近:耦合電容應盡量靠近晶振的電源管腳,如果多個耦合電容,按照電源流入方向,依次容值從大到小擺放;晶振則要盡量的靠近MCU。
3、走線短:在電路系統(tǒng)中,高速時鐘信號線優(yōu)先級最高,一般在布線時,需要優(yōu)先考慮系統(tǒng)的主時鐘信號線。時鐘線是敏感信號,頻率越高,要求走線盡量的短,保證信號的失真度最小。
4、高獨立:盡可能保證晶振周圍的沒有其他元件。防止器件之間的互相干擾,影響時鐘和其他信號的質(zhì)量。網(wǎng)傳是300mil內(nèi)不要布線,實際在設計中并沒有如此嚴格。
5、外殼要接地:晶振的外殼必須要接地,除了防止晶振向外輻射,也可以屏蔽外來的干擾。
(二)3點要素檢測晶振是否有問題
1、檢查晶振本身
在運輸、焊接過程中,都可能會導致晶振內(nèi)部的水晶片的損壞。如果我們在焊接晶振時,焊錫溫度過高,或者是菜鳥級別的焊接時間長,都會影響到晶振本身。如果晶振損毀,直接更換一個晶振,是查找晶振不起振的問題中最簡單的。
2、物料參數(shù)值錯誤
比如STM32使用外部晶振32.768Khz晶振,電容的容值建議在5pf-15pf之間,如果我們選擇不合適的容值,就會導致晶振不起振。
3、PCB布線問題
檢查PCB布線是否存在錯誤,如真是這個問題,那影響就非常大了,這一版就會浪費掉,還要投入更多成本,項目周期也會增加。
推薦閱讀