晶振匹配電容如何計(jì)算?

作者： 揚(yáng)興科技 日期：2021-09-23 瀏覽量：

  晶振匹配電容的計(jì)算應(yīng)該是工程師很熟悉的一個(gè)內(nèi)容了，小編也進(jìn)行了一下研究，在此分享一下，如果有覺得不對(duì)的地方還請(qǐng)批評(píng)指正。

  大多數(shù)電子工程師都見過(guò)單片機(jī)中如下圖所示的形式，一般單片機(jī)都會(huì)有這樣的電路。晶振的兩個(gè)引腳與芯片(如單片機(jī))內(nèi)部的反相器相連接，再結(jié)合外部的匹配電容CL1、CL2、R1、R2，組成一個(gè)皮爾斯振蕩器(Pierce oscillator)。

  上圖中，U1為增益很大的反相放大器，CL1、CL2為匹配電容，是電容三點(diǎn)式電路的分壓電容，接地點(diǎn)就是分壓點(diǎn)。以接地點(diǎn)即分壓點(diǎn)為參考點(diǎn)，輸入和輸出是反相的，但從并聯(lián)諧振回路即石英晶體兩端來(lái)看，形成一個(gè)正反饋以保證電路持續(xù)振蕩，它們會(huì)稍微影響振蕩頻率，主要用與微調(diào)頻率和波形，并影響幅度。 X1是晶體，相當(dāng)于三點(diǎn)式里面的電感。

  R1是反饋電阻(一般≥1MΩ)，它使反相器在振蕩初始時(shí)處于線性工作區(qū)，R2與匹配電容組成網(wǎng)絡(luò)，提供180度相移，同時(shí)起到限制振蕩幅度，防止反向器輸出對(duì)晶振過(guò)驅(qū)動(dòng)將其損壞。

  這里涉及到晶振的一個(gè)非常重要的參數(shù)，即負(fù)載電容CL(Loadcapacitance)，它是電路中跨接晶體兩端的總的有效電容(不是晶振外接的匹配電容)，主要影響負(fù)載諧振頻率和等效負(fù)載諧振電阻，與晶體一起決定振蕩器電路的工作頻率，通過(guò)調(diào)整負(fù)載電容，就可以將振蕩器的工作頻率微調(diào)到標(biāo)稱值。(相關(guān)閱讀可以查看YXC揚(yáng)興官網(wǎng)《晶振的負(fù)載電容計(jì)算公式》)

  負(fù)載電容的公式如下所示：

  其中，CS為晶體兩個(gè)管腳間的寄生電容(Shunt Capacitance)

  CD表示晶體振蕩電路輸出管腳到地的總電容，包括PCB走線電容CPCB、芯片管腳寄生電容CO、外加匹配電容CL2，即CD=CPCB+CO+CL2。

  CG表示晶體振蕩電路輸入管腳到地的總電容，包括PCB走線電容CPCB、芯片管腳寄生電容CI、外加匹配電容CL1，即CG=CPCB+CI+CL1。

  一般CS為1pF左右，CI與CO一般為幾個(gè)皮法，具體可參考芯片或晶振的數(shù)據(jù)手冊(cè)。

  (這里假設(shè)CS=0.8pF，CI=CO=5pF，CPCB=4pF)。

  比如規(guī)格書上的負(fù)載電容值為18pF，帶入公式可得CD=CG=34.4pF，計(jì)算出來(lái)的匹配電容值CL1=CL2=25pF。

是不是覺得晶振的匹配電容計(jì)算起來(lái)不難呢？需要注意的是，如果實(shí)際的負(fù)載電容配置不當(dāng),第一會(huì)引起線路參考頻率的誤差.另外如在發(fā)射接收電路上會(huì)使晶振的振蕩幅度下降(不在峰點(diǎn)),影響混頻信號(hào)的信號(hào)強(qiáng)度與信噪. ，當(dāng)波形出現(xiàn)削峰,畸變時(shí),可增加負(fù)載電阻調(diào)整(幾十K到幾百K).要穩(wěn)定波形是并聯(lián)一個(gè)1M左右的反饋電阻。

推薦閱讀

• 如何用萬(wàn)用表判斷晶振的好壞
  晶體振蕩器
• 晶振怎么測(cè)量好壞
  晶振
• YXC揚(yáng)興科技 | 知識(shí)科普：一文看懂有源晶振和無(wú)源晶振的區(qū)別
  晶體振蕩器
• 數(shù)字音頻丨高品質(zhì)晶振應(yīng)用選型篇
  每一個(gè)懂得品味人生的人，都知道如何與音樂共處。音樂就是如此重要，音響也成為生活的必備品，隨著生活品質(zhì)的提升，人們對(duì)音質(zhì)的要求越來(lái)越高，高端音響大多數(shù)都帶有數(shù)字電路，其中數(shù)字音頻處理器模塊用到的晶振精度越高，音效會(huì)越好，高品質(zhì)晶振可降低本身帶來(lái)的噪聲，對(duì)音頻處理器。